Dizajn komunikacijskog upravljačkog sklopa primjenom FPGA

Cilj ovog završnog rada je rješavanje problema FPGA komunikacijskog sučelja PC – FPGA s pomoću paralelnog protokola EPP. U radu je opisan EPP protokol, njegov najvažniji dijelovi hardverska i programska podrška. Također je opisana FPGA arhitektura i dizajn EPP-a pomoću programskog koda VHDL. U drugom poglavlju prestavljen je FPGA, te su opisane njegove glavne karakteristike. Opisana je arhitektura FPGA čipa, njegova usporedba te primjena u tehnologiji. Poglavlje tri sadrži opis i slike programskog dijela sustava za komunikaciju između računalnog sklopovlja i FPGA sklopovlja.